PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04196315 A

(43) Date of publication of application: 16.07.92

(51) Int. CI

H01L 21/28 H01L 21/302 H01L 27/108

(21) Application number: 02323324

(71) Applicant:

OKI ELECTRIC IND CO LTD

(22) Date of filing: 28.11.90

(72) Inventor:

MIYAGAWA YASUHARU


(54) FORMATION OF FINE CONTACT HOLE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To make it possible to form a fine contact hole by a method wherein a resist pattern, larger than the target contact hole diameter, is formed on a polysilicon layer, the polysilicon layer is etched in taper form, and a silicon oxide film is anisotropically etched using the above-mentioned taper.

CONSTITUTION: After polysilicon 3 has been deposited on a silicon oxide film 2, a resist pattern 4, which is larger than the target contact hole I2, is formed and the polysilicon pattern 4 is etched in taper shape using the resist 4 as a mask. Also, the silicon oxide film 2 is anisotropically etched, and the contact hole is etched using the above-mentioned taper. As a result, the contact hole, having the diameter of 0.5 µm or smaller, can be formed even when the existing illine stepper is utilized by combining the thickness of the polysilicon and the condition of etching.

COPYRIGHT: (C)1992,JPO&Japin



® 公開特許公報(A) 平4-196315

®Int. Cl. ⁵

6.00

識別記号

庁内整理番号

43公開 平成4年(1992)7月16日

H 01 L 21/28 21/302 27/108 L 7738-4M M 7353-4M

8624-4M H 01 L 27/10

325 P

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称 半導体装置の微細コンタクトホール形成方法

沖電気工業株式会社

②特 顧 平2-323324

②出 願 平2(1990)11月28日

@発明者宮川康陽

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

個代 理 人 弁理士 鈴木 敏明

明 細 包

1. 発明の名称

മാ

頭

人

半導体装置の微細コンタクトホール形成方法

2. 特許請求の範囲

半導体基板に形成される層間絶縁用シリコン酸化膜上にポリシリコン層を堆積し、目標とするコンタクト径よりも大きな寸法のレジストパターンをこのポリシリコン層をテーパー状にエッチングし、このテーパーを用いてシリコン酸化膜を異するにエッチングしてコンタクトホールを形成方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体装置、特に半導体記憶装置に おける微細コンタクトホールの形成方法に関する ものである。

(従来技術)

半導体記憶装置の高集積度化にはコンタクトホ

ール径の縮小が必要不可欠であり代表的な半導体 記憶装置である 4 メガビットダイナミックランダ ムアクセスメモリー(4 M^bDRAM)では 0.8 μm 程 度、1 6 M^bDRAM では 0.5 μm 程度、さらに 6 4 M^bDRAM では 0.3 5 μm 程度のコンタクトホールが要 求されている。

従来のコンタクトホールの形成は第2図に示すように半導体基板、例えばシリコン 基板上のワード線 1 を覆うシリコン酸化膜 2 上にレジスト 3 を縮小投影型露光機(ステッパー)で露光した後、有機溶媒などで現像除去し(第2図 b)、レジスト 3 をママクにシリコン酸化膜をフルオロカーボンプラズマをどにより異方的にエッチングし(第2図 c)、レジストを 02 プラズマなどにより除去する(第2図 d)ことにより行われている。

とこてコンタクトホール径は第2図(b)の工程で ほぼ決定されてしまうので、微細コンタクトホー ルの形成には、レジストを微小寸法に露光現像す ることが必要である。つまりステッパーの解像度 は要求されるコンタクトホール径と同程度である ことが必要である。

ステッパーの解像度は一般に R = K $\frac{\lambda}{NA}$ (R:ステッパーの解像度、 λ : 光源の波長、 N A: レンズの開口数、 K: レジストプロセスにより決定される係数、通常 0.8) で表わされるので、 0.5 μ m 径のレジストパターンを形成するには N A = 0.5 程度の i 級ステッパー (波長 3 6 5 μ m)または N A = 0.4 程度の KrF エキシマレーザーステッパー (波長 2 4 8 μ m)が必要とされている。

(発明が解決しようとする課題)

しかし以上述べた方法のうち i 級ステッパーでは 0.35 mm 径程度のレジストパターンを形成する ことはできないので、この目的とする 微細 コンタ クトホールを形成できない。

また KrF エキシマレーザーステッパーでは、
N A = 0.55程度のレンズを用いることにより
0.35 /m 程度のパターンを形成することは可能だ
が KrF エキシマレーザーの寿命が10⁶ショット程
度と短いので量産には不向きであり、またエキシ

(実施例)

第1図はこの発明の方法の一実施例を示す工程 図である。

堆積ポリシリコン層 3 (第1図 a)の膜厚 d₁をよびレジスト 4 (第1図 b)の寸法 ℓ₁ は、レジスト k 法後のポリシリコンを除去する必要がある場合には、シリコン基板やシリコン酸化膜に対する

マレーザーステッパーの位置合わせ精度がコンタクトホール径と同程度の 0.3 mm であるのでパターンずれの危険性が高い。

この発明は例えば 1 6 M^b DRAM 以降の半導体記憶 装置で必要とされる 0.5 km 以下のコンタクトホー ル形成方法を提供することを目的とする。

(課題を解決するための手段)

この発明は微細コンタクトホール形成方法においてシリコン酸化膜上にポリシリコンを堆積してから目標とするコンタクトホール径よりも大きな寸法をもつレジストパターンを形成しこのレジストをマスクとしてポリシリコンをテーパー状にエッチングし、かつシリコン酸化膜を異方的にエッチングし、このテーパーを用いてコンタクトホールのエッチングを行なうようにしたものである。

(作用)

この方法によればポリシリコン膜厚とエッチンク条件を組合せることにより 0.5 ミクロン以下の直径をもつコンタクトホールを既存の i 線ステッパーを利用しても形成出来る。

選択比が良好な条件で処理すればよい。 このようなエッチングは、例えば圧力 3 5 0 m Torr、エッチング オス HBr/He = 1 0 0 / 1 0 0 SCCM、 高周波電源周波数 1 3.5 6 MHz 高周波電源力 2 5 0 W、上部電極冷媒温度 4 0 C、下部電極冷媒温度 4 0 Cに設定した平行平板型エッチング装置で可能である。

目標とするコンタクトホール径 ℓ_2 (第1図 d) はエッチング条件に依存するし、 $\ell_1 = \ell_2 + 2\phi_1 / \cos\theta$ を満足する。但し、 ℓ_1 はレンストマスクの径、 d_1 はポリシリコン層 3 の膜厚、 θ はテーパー角である。

例えば $\ell_2=0.35$ μ m のとき平行平板型のエッチング装置でエッチング条件を圧力 0.6 Torr、エッチングボス Δr /CHF s/CF $_4=800$ / $_20$ / $_20$ SCCM、高周波電源周波数 380 kHz、高周波電源電力750 W、電極間隔 9 μ m、上部電極冷媒温度 20 C、下部電極冷媒温度 -20 C とすると、ポリシリコンのテーパー角 θ が 45° となるので $d_1=0.1$ μ m ならば $\ell_1=0.55$ μ m、 $d_1=0.2$ μ m、ならば $\ell_1=0.75$

特別平4-196315(3)

同様に ℓ_2 = 0.35 μ m のとき平行平板型のエッチング装置でエッチング条件を圧力 1.0 Torr、エッチングガス $Ar/CHF_3/CF_4$ = 800/80/80. 高周波電源周波数 3 80 kHz 、高周波電源電力 7 5 0 W 、電極間隔 9 mm、上部電極冷媒温度 2 0 C 、下部電極冷媒温度 -20 C とすると、ポリシリコンのテーパー角 θ が 5 5°となるので d_1 = 0.1 μ m ならば ℓ_1 = 0.48 μ m 、 d_2 = 0.2 μ m ならば ℓ_1 = 0.62 μ mと 設定すればよい。

本実施例ではポリシリコンを堆積した後に第1 図(b)以降の一連の工程を実行しているが、ポリシリコンにリン(P)などの不純物をドーピングした後に第1図(b)以降の一連の工程を実行しても同様の効果を実現することが可能である。

(発明の効果)


以上詳細に説明したようにこの発明によれば、 シリコン酸化膜上にポリシリコンを堆積した後目標とするコンタクト径より大きな寸法のレジスト パターンを形成し、ポリシリコンをテーパー状に エッチングし、かつシリコン酸化膜を異方的にエ ッチングする条件でコンタクトホールのエッチングを行なうようにしたので、ポリンリコン膜厚とエッチング条件を組合わせることにより、64 Mb DRAM などの半導体配像装置で要求されるハーフミクロン以下の径をもつコンタクトホールを既存のi 線ステッパーを利用して形成することができる。

これにより KrFエキシマレーザーステッパーなどに付随する実用上の問題点を解決して、実用性の高いコンタクトホール形成プロセスを確立することが期待できる。

4. 図面の簡単な説明

第2図は従来のコンタクトホール形成方法を示す工程図第1図は本発明の方法を示す工程図である。


1 … 配 線、 2 … シリコン酸化膜、 3 … ポリシリコン層、 4 … レジスト。



第

1

X (+n1)



1:ワード線 2:シリコン酸化膜 3:ポリシリコン 4:レジスト

第 / 図 (せの2)

特閒平4-196315(4)

